

**Dateiname:** DA081\_Michaelis\_S

**Titel:**

Aufbau einer Testumgebung zur Evaluierung von 2D-FFT-Architekturen für einen FPGA-Koprozessor

**Bearbeiter:**

Steffen Hinnerk Michaelis

**Text der Kurzfassung:**

In dieser Arbeit wird die Implementierung einer Testumgebung für die Umsetzung einer zweidimensionalen schnellen Fouriertransformation in einem Field Programmable Gate Array (FPGA) beschrieben. Diese spezielle Form der Signalverarbeitung wird für den Einsatz in einem FMCW-Radar benötigt. Es werden ein 32-bit-RISC-Soft-Prozessor sowie verschiedene Konfigurationen einer vorgefertigten FFT-Standardfunktion verwendet und die Umgebung daraufhin angepasst. Als Ergebnis der Arbeit werden drei Varianten der Testumgebung realisiert und auf ihre Funktionalität hin getestet. Die gewonnenen Erkenntnisse sollen eine Grundlage für die Entwicklung eines FFT-Koprozessors in einem Radarsensorsystem darstellen.